Detaillierte Funktionsliste
ARMv7 Cortex-A9 CPU(s)
Der ARMv7-Kern unterstützt die folgenden Funktionen:
• 88F6810/88F6820/88F6828-bis zu 1,866 GHz
• 88F6811/88F6821-CPU-Takt bis zu 1,33 GHz
• 88F6W21-bis zu 1,2 GHz CPU-Takt
• Superskalare RISC CPU mit Harvard-Architektur, variabler Länge, nicht in Ordnung
• NEON SIMD Coprozessor für verbesserte Signalverarbeitung
• DSP-Anweisungen zur Leistungssteigerung für Multimedia und Signal Verarbeitungsalgorithmen
• 32-Bit Befehlssatz für hohe Leistung und Flexibilität
• Thumb-2 und thumb-EE Befehlssatz für die Codedichte
• einfach-/ doppelt präzise Gleitkommaeinheit (FPU)
• symmetrische Multiprocessing (SMP) und asymmetrische Multiprocessing (AMP) Modi
• 32-KB L1 Instruction Cache 4-fach, Set-associativ, virtuell indiziert, physisch getaggt, Parität geschützt
• 32-KB L1 Datencache, 4-fach, Set-assoziativ, physisch indiziert, physisch getaggt, Parität geschützt
• L1-Prefetch:
-- Software gesteuert mit ARM PLD Anweisungen
-- Hardware-Prefetcher, der bis zu 2 Datenströme überwacht
• Tabelle Look-Ahead Buffer (TLB):
-- Micro TLB: Zwei 64-Entry voll assoziativ für Instruction und Data Caches
-- Makro TLB: 512-Eintrag 2-Wege assoziative Struktur
• MESI-Cache-Kohärenz-Schema
• Hit-under-miss und mehrere ausstehende Anfragen
• 8-stufige Pipeline
• Ausführung außerhalb der Auftragsausführung für höhere Leistung
• Abteilung Für Vorhersage:
-- 2-Wege Branch Target Address Cache (BTAC) mit 4096 Einträgen
-- Global History Buffer (GHB) mit 16K 2-Bit-Prädiktoren
-- Return Stack mit acht 32-Bit Einträgen
• 64-Bit interner Datenbus mit 64-Bit-Last/ Speicher Anweisungen
• Endianess Optionen-Little oder Mixed Endian
• Leistungsüberwachungseinheit (PMU), die bis zu 6 zählt Ereignistypen
• JTAG/ARM-kompatibles ICE und Embedded Trace Module (ETM) für verbesserte Debugging-Funktionen in Echtzeit
Einheitlicher Layer 2 -Cache
• 16-Wege, 1024 KB, Write-Back- und Write-Through-Cache
• Physikalisch indiziert physisch getaggt (PIPT)
• Non-blocking Pipeline unterstützt mehrere ausstehende Anfragen und Hit unter Miss(HUM)-Operation
• Sperrung/Wegsperre für Daten und Anweisungen durch Linie oder Master ID
• Parität geschützt
DDR3 / DDR3L / DDR4 SDRAM-CONTROLLER
• 16/32-Bit, mit einer Error-Correcting Code (ECC) Option, die von beiden Schnittstellenbreiten unterstützt wird
• 88F6810/88F6820/88F6828-UNTERSTÜTZT DDR3/DDR3L-1600/1866 UND DDR4-1800
• 88F6811/88F6821-UNTERSTÜTZT DDR3/DDR3L-1333
• 88F6W21-UNTERSTÜTZT DDR3/DDR3L-1200
• unterstützt synchrones Taktverhältnis von 1:N und 2:N dazwischen Die CPU-Kerne und die DRAM-Schnittstelle
• unterstützt asynchrone Taktfrequenzen zwischen den CPU-Kernen und Die DRAM -Schnittstelle
• unterstützt 1,5 und 1,35V für DDR3 (SSTL) und 1,2V Für DDR4 (POD1)
• intelligenter Scheduler für die Neubestellung von Transaktionen und QoS
• Automatische Kalibrierung der E/A-Ausgangsimpedanz
• bis zu 8 GB für DDR3 und 16 GB für DDR4 (unterstützt alle DDR-Gerätedichten gemäß JEDEC-Standard)
• DDR3/DDR4 Schreib- und Leseunterstützung
• proprietäre Daten und Kontrolle Eye Muster Optimierungsprozess zu Verbesserung der Signalintegrität
Unterstützung für • DDR3-Adressspiegelung
• UNTERSTÜTZT DDR3/DDR4 BL8
• unterstützt die Modi 2T und 3T, um Hochfrequenz zu aktivieren Betrieb auch unter einer schweren Last-Konfiguration
• unterstützt SDRAM-Bank-Interleaving
• 8/16 offene Seiten pro Rang (DDR3 bzw. DDR4)
• bis zu 128 Byte Burst pro Einzelspeicher
• unterstützt x8 und x16 Speichergeräte
• unterstützt die folgenden DDR4 Funktionen:
-- DDR4 PDA (pro DRAM-Zugang)
-- DDR4 FRAU Lesetut
-- DDR4 verschiedene Zeitabstände der Bankgruppe
-- unterstützt verschiedene Pin-Mapping für DDR3/DDR4 Optimierung des Board Routing
Gigabit-Ethernet-Ports (GbE)
• 88F6810
-- 2 GbE Ports (0 und 1)
-- SGMII / RGMII / MII SCHNITTSTELLE
• 88F6820/88F6828
-- 3 GbE-Ports (0-2)
-- SGMII / QSGMII / RGMII / MII SCHNITTSTELLE
• 88F6811/88F6821/88F6W21
-- 2 GbE Ports (0 und 1)
-- SGMII / RGMII / MII SCHNITTSTELLE
• SGMII unterstützt 10/100/1000/2500 Mbit/s.
• Full-Wire-Geschwindigkeit Empfangen und Übertragen von kurzen Paketen
• Unterstützung für IEEE 1588v2 (PTP)
• da-Filterung
• strikte Priorität/WRR-Schiedsverfahren zwischen 8 Übertragungswarteschlangen mit Rate Begrenzung
• pro Queue-Ausgang-Rate Shaping
• Unterstützung für Queuing auf Basis des Marvell® DSA-Tags
• Unterstützung für Jumbo Frames (bis zu 10K) Sowohl beim Empfangen als auch beim Senden
• TCP/IP-Prüfsummenbeschleunigung
• Unterstützung für IEEE 802,3az (Energy-Efficient-Ethernet)
• Unterstützung für Wake-on-LAN
Hardware-Pufferverwaltung
• 4 unabhängige Pufferpools
• bis zu 64 KB Elemente pro Pool
• dedizierte DMA-Engines für Read-Ahead oder Write-Back von/zu extern Speicher
PCI Express (PCIe)-Schnittstelle
• 88F6810/88F6811/88F6821-unterstützt 3 Ports mit x1 Lanes
• 88F6W21-unterstützt 2 Ports mit x1 Lanes
• 88F6820/88F6828-unterstützt 1 Port x4 Lanes und weitere 2 Ports X1 Lane oder bis zu 4 Ports x1 Lane
• PCIe Gen 1,1 bei 2,5 Gbit/s/ Gen 2,0 Bei 5 Gbit/s-Signalisierung
• unterstützt den Root Complex- und Endpoint-Modus
• Unterstützung für Umpolung/Umkehr der Fahrspur
• maximale Nutzlast von 128 Byte
• ein virtueller Kanal (VC-0)
• Unterstützung von Replay-Puffern
• Erweiterter PCIe-Konfigurationsraum
• Energieverwaltung: L0S und L1 ASPM aktive Energiezustandunterstützung; Software L1 und L2 Unterstützung
• Unterstützung von Fehlermeldungen
• PCIe Master spezifische Merkmale:
-- Host zu PCIe Bridge-übersetzt CPU-Zyklen in den PCIe-Speicher oder Konfigurationszyklen
-- unterstützt DMA Bursts zwischen Speicher und PCIe
-- unterstützt bis zu 4 ausstehende Lesetransaktionen
-- maximale Leseanforderung von bis zu 128 Bytes
• PCIe-Zielspezifische Funktionen:
-- unterstützt den Empfang von bis zu 8 Leseanfragen
-- maximale Leseanforderung von bis zu 4 KB
-- unterstützt PCIe-Zugriff auf den internen und externen Speicherplatz des Geräts
Integrierte SERDES-Hochgeschwindigkeitsbahnen
• 88F6810-integriert 5 Low-Power, High-Speed SERDES Phys, basierend auf der bewährten Marvell SERDES Technologie
• 88F6811/88F6821/88F6W21-integriert 4 Low-Power, High-Speed SERDES Phys, basierend auf der bewährten Marvell SERDES Technologie
• 88F6820/88F6828-integriert 6 SERDES Phys mit niedriger Leistungsaufnahme und hoher Geschwindigkeit, basierend auf der bewährten Marvell SERDES Technologie
• vielfältige Multiplexing-Optionen von PCIe, SATA 3,0, SGMII, QSGMII und USB 3,0 Schnittstellen
USB-Controller
• 88F6810/88F6820/88F6828-3 USB-Anschlüsse konfigurierbar über die folgenden 4 USB-Controller:
-- 2 USB 3,0/2,0 Host-kompatible Ports mit integriertem Phys
-- 1 USB 3,0 Gerätekompatibler Anschluss mit integriertem Phys
-- 1 USB 2,0 Host oder Device-konformer Port mit integriertem PHY
• 88F6811/88F6821-2 USB-Anschlüsse konfigurierbar über die folgenden 3 USB-Controller:
-- 2 USB 3,0/2,0 Host-kompatible Ports mit integriertem Phys
-- 88F6811/88F6821-1 USB 3,0 Gerätekompatibler Anschluss mit integriertem Phys
• als Host:
-- kompatibel mit der Extensible Host Controller Interface (xHCI)
-- unterstützt den direkten Anschluss an alle Gerätetypen (SS, HS, FS, LS)
-- unterstützt bis zu 64/16 unabhängige Endpunkte (USB 3,0/USB 2,0)
• als Gerät:
-- verbindet sich mit allen Hosttypen (SS, HS, FS) und Hubs
-- unterstützt bis zu 16/4 unabhängige Endpunkte (USB 3,0/USB 2,0)
• unterstützt die Steuerung, Interrupt, Bulk und isochrone Datenübertragung
• USB-Energieverwaltungsstatus:
-- U0 (aktiv), U1 (Leerlauf), U2 (Deep Idle) und U3 (ausgesetzt) für USB 3,0
-- Anhalten und Fortsetzen für USB 2,0
2 Marvell® 6 Gbit/s (Gen 3x) SATA 3,0-Ports
• 88F6810/88F6820-2 vollständig kompatible SATA 3,0-Ports
• 88F6828-4 vollständig kompatible SATA 3,0-Ports
• 88F6811/88F6821-2 vollständig kompatible SATA 3,0-Ports
• 88F6W21-1 vollständig kompatibler SATA 3,0-Anschluss
• unterstützt Kommunikationsgeschwindigkeiten von 6,0 Gbit/s, 3,0 Gbit/s und 1,5 Gbit/s.
• unterstützt Gen 1x, Gen 2x, Gen 3
• unterstützt programmierbare Signalpegel des Senders
• unterstützt Native Command Queuing (NCQ) und First Party DMA (FPDAM) mit bis zu 32 ausstehenden Befehlen pro Port
• unterstützt AHCI 1,0 und IDE Programmierschnittstellen
• unterstützt Port Multiplier (PM)-führt FIS-basiertes Switching durch, wie in definiert SATA-Arbeitsgruppe PM-Definition
• Port Selector (PS)-gibt die protokollbasierte Out-of-Band (OOB)-Sequenz an aus Wählen Sie den aktiven Host-Port aus
• unterstützt externes SATA (eSATA)
• unterstützt partielle und Schlummerstromverwaltungszustände
• Erweiterte Interrupt-Zusammenführung
• Erweiterte Laufwerksdiagnose über den ATA SMART Befehl
2 Kryptografiemaschinen
• Hardware-Implementierung auf Verschlüsselung / Entschlüsselung und Authentifizierung Engines zu steigern IP-Sicherheit (IPsec) und Dateiverschlüsselung/-Entschlüsselung
• dediziertes DMA, um die Hardware-Engine mit Daten zu versorgen Aus dem internen SRAM -Speicher oder aus dem DDR-Speicher
• implementiert AES-, DES- und 3DES-Verschlüsselungsalgorithmen
• implementiert SHA2, SHA1 und MD5 Authentifizierungsalgorithmen
4 XOR DMA-Engines
• RAID5 P (XOR-PARITÄT) Generieren und reparieren Sie bis zu 8 Quellblöcke
• RAID6 P und Q erzeugen und reparieren bis zu 8 Quellblöcke
• DMA-Beschleunigung (Memory Copy)
• iSCSI CRC-32-Berechnung
• Speicherinitialisierungsfunktion
TDM-Controller
• unterstützt 2 unabhängige VoIP-Kanäle
• Generische Schnittstelle zu Standard SLIC / SLAC / DAA / Codec-Geräte
• kompatibel mit Standard PCM-Straßenformaten
• unterstützt verschiedene Bittaktraten (256 kHz bis 8,192 MHz, in Powerinkrementen von 2)
I2S Audio-Schnittstellen für ein-/Ausgänge und S/PDIF-Ausgänge
• Abtastraten von 44,1, 48 und 96 kHz
• konform mit den Spezifikationen IEC 60958-1, 60958-3 und 61937
• unterstützt Formate mit einfacher I2S, rechtsbündig und linksbündig
Gerätebuscontroller
• 8/16-Bit Multiplexadresse/ Datenbus
• unterstützt verschiedene Arten von Standard-Speichergeräten, wie NOR Flash und ROM
• bis zu 5 Chipauswähler mit programmierbarem Timing
NAND-Flash-Controller
• Native Unterstützung für NAND Flash mit bis zu:
-- 8 KB Seitengröße
-- 16-Bit ECC pro Seite
• 4 Chip selects mit programmierbarem Timing und optional extern Wartezustand-Steuerung
2 SPI-Ports
• Allgemeine 1-Bit SPI-Schnittstelle
• SPI-Port hat bis zu 4 Chipauswählt
SD-/ SDIO-/ MMC-/ eMMC-Hostschnittstelle
• 1-Bit / 4-Bit SDmem, SDIO 3,0
• 1-Bit / 4-Bit / 8-Bit MMC 4,4 für eMMC
• SDR-50: Bis zu 100 MHz
• HS-DDR: Bis zu 50 MHz
• Hardware CRC für alle Kommando- und Datentransaktionen generieren/prüfen Auf dem Kartenbus
2 UART-Schnittstellen
• 16750 UART-kompatibel
• jeder Port hat:
-- 2 Pins für Sende- und Empfangsvorgänge
-- 2 Pins für Modemsteuerungsfunktionen
Erweiterte Energieverwaltung
• CPU Power Management Status:
-- Deep Idle (CPU-Power-Down)
-- Leerlauf (CPU Taktung)
-- Drosselung (CPU reduzierte Geschwindigkeit)
-- Run (CPU volle Geschwindigkeit)
• Standby mit Echtzeituhr (RTC) oder externem Alarm weckoptionen
• Wake-on-LAN (WOL) mit verlustfreiem Paketempfang
• SDRAM-Selbstaktualisierungs- und Abschaltmodi
• wählbares Taktfrequenz verschiedener Schnittstellen
• Herunterfahren von PCIe, SGMII, USB und SATA SERDES
• Energieeffizientes Ethernet (EEE)
• verschiedene Weckoptionen
2 I2C Schnittstellen
• Universal I2C Master/Slave-Ports
• EEPROM Unterstützung für serielle Initialisierung
Echtzeituhr
• Externes System-Wake-up
• Batteriepufferung
Integriertes BootROM
• Start von Flash (SPI, Parallel NOR, Parallel NAND, Serial NAND (SPI-NAND) und SDIO/ MMC/ eMMC)
• Starten von PCIe oder SATA
• gesicherter Boot-Flow
2 integrierte LDO-Steuerung (Low Drop Out)
• On-Chip LDO-Controller für externe positiv-negativ-positiv-Transistoren (PNP)
• programmierbare Ausgangsspannungen von 1,8/2,5V mit 50 mV Auflösung.
Mehrzweckstifte (MPP)
• 88F6810/88F6820/88F6828-60 MPP-Stifte für Peripheriefunktionen und Allgemein ZWECK-E/A (GPIO)
• 88F6811/88F6W21/88F6821-48 MPP-Stifte für Peripheriefunktionen und Allgemein ZWECK-E/A (GPIO)
• jeder Pin unabhängig konfigurierbar
• GPIO-Eingänge, die konfigurierbar sind, um Interrupts von externen Geräten zu registrieren Und maskierbare Interrupts generieren
• GPIO-Ausgänge konfigurierbar für PWM-Steuerung von LED oder Lüfterbetrieb
Takterzeugung
• interne Generierung von CPU-Takt, Core-Takt, SDRAM-Takt, RGMII/MII-Takt, SERDES-Takt, TDM-Takt, Audio-Takt und externer Referenztakt aus einem einzigen 25-MHz-Referenztakt
• unterstützt die interne Generierung von Spread Spectrum Clocking auf dem CPU-Subsystem und SDRAM-Schnittstelle
Unterbrechungen
ARM-konformer generischer Interrupt-Controller (GIC), Version 1
Temperatursensor
On-die-Temperatursensor mit Überhitzungsunterbrechung
Timer/Zähler und Watchdog-Timer
Integrierte programmierbare 32/64-Bit-Timer/Zähler und Watchdog-Timer
Paket
88F6810/88F6820/88F6828-TFBGA 17x17 mm Gehäuse, 0,8 mm Kugelabstand
88F6811/88F6821/88F6W21-TFBGA 14x14 mm Gehäuse, 0,65 mm Kugelabstand
Marvell Technology, Inc. Ist ein amerikanisches Unternehmen mit Sitz in Santa Clara, Kalifornien, das Halbleiter und verwandte Technologien entwickelt und produziert. Das 1995 gegründete Unternehmen beschäftigte 6.000 mehr als 2021 Mitarbeiter mit über 10.000 Patenten weltweit und erzielte $4,5 einen Jahresumsatz von 2021 Milliarden Euro. 
Complaint
