Marvell ARMADA 38x Família 88F6820-A0-BRT4I000, 88F6820-A0-BRT4I100, 88F6820-A0-BRT4I133, 88F6820-A0-BRT4I160 sistema de CPU dupla de alto desempenho no chip
A ficha técnica ou as especificações funcionais de 88F6810, 88F6811, 88F6821, 88F6W21, 88F6820, E 88F6828 ARMADA 38x Family High-Performance sistema de CPU simples/dupla no Chip tem 1432 páginas e o arquivo PDF é tão grande quanto 161MB. Se precisar, não hesite em contactar-nos por:
Lista de funcionalidades detalhadas
CPU(s) ARMv7 Cortex-A9
O núcleo ARMv7 suporta os seguintes recursos:
• 88F6810/88F6820/88F6828 - até 1.866 GHz
• 88F6811/88F6821 - Relógio de CPU até 1.33 GHz
• 88F6W21 - Relógio CPU até 1.2 GHz
• CPU RISC superescalar com arquitetura Harvard, distribuição de comprimento variável e fora de ordem
• co-processador NEON SIMD para um processamento de sinal melhorado
• instruções DSP para aumentar o desempenho para multimédia e sinal algoritmos de processamento
• conjunto de instruções de 32 bits para alto desempenho e flexibilidade
• Thumb-2 e Thumb-EE conjunto de instruções para densidade de código
• Unidade de ponto flutuante de precisão simples/dupla (FPU)
• modos multiprocessamento simétrico (SMP) e multiprocessamento assimétrico (AMP)
• cache de instruções L1 de 32 KB de 4 vias, associativo definido, indexado virtualmente, etiquetado fisicamente, protegido por paridade
• cache de dados L1 de 32 KB, 4 vias, associativo definido, indexado fisicamente, marcado fisicamente, paridade protegida
• L1 Prefetch:
- - Software conduzido usando INSTRUÇÕES ARM PLD
-- Pré-busca de hardware que monitora até 2 fluxos de dados
• Table look-ahead Buffer (TLB):
-- Micro TLB: Dois 64-entry totalmente associativo para Instrução e caches de dados
- -Macro TLB: 512 - Entrada estrutura associativa de 2 vias
• Esquema de coerência de cache MESI
• prima-abaixo-de-perder e várias solicitações pendentes
• pipeline de 8 estágios
• execução fora de ordem para um desempenho superior
• Unidade de previsão de ramo:
-- Cache de endereço de destino de ramificação (BTAC) de 2 vias de 4096 entradas
-- Global History Buffer (GHB) com preditores de 16K de 2 bits
- - pilha de retorno com oito entradas de 32 bits
• barramento de dados interno de 64 bits com armazenamento/carga de 64 bits instruções
• Opções de acesso - Little ou Mixed Endian
• Unidade do Monitor de desempenho (PMU) que conta até 6 tipos de evento
• JTAG/ARM-Compatible ICE e Embedded Trace Module (ETM) para ser melhorado recursos de depuração em tempo real
Cache da camada 2 unificada
• cache de 16 vias, 1024 KB, write-back e write-through
• fisicamente indexado fisicamente marcado (PIPT)
• o pipeline não bloqueante suporta várias solicitações pendentes e é atingido abaixo Funcionamento de falta (HUM)
• bloqueio/bloqueio de caminho para dados e instruções por linha ou mestre ID
• paridade protegida
CONTROLADOR SDRAM DDR3/DDR3L/DDR4
• 16/32 bits, com uma opção ECC (Error-Correcting Code) suportada pelas duas larguras de interface
• 88F6810/88F6820/88F6828 - SUPORTA DDR3/DDR3L-1600/1866 E DDR4-1800
• 88F6811/88F6821 - SUPORTA DDR3/DDR3L-1333
• 88F6W21 - SUPORTA DDR3/DDR3L-1200
• suporta uma relação de relógio síncrona de 1:N e 2:N entre Os núcleos da CPU e a interface DRAM
• suporta frequências de relógio assíncronas entre os núcleos da CPU e. A interface DRAM
• suporta 1.5 e 1,35 V para DDR3 (SSTL) e 1,2 V. Para DDR4 (POD1)
• Programador inteligente para reordenação de transações e QoS
• Calibração automática da impedância de saída de e/S.
• até 8 GB para DDR3 e 16 GB para DDR4 (suporta todas as densidades de dispositivos DDR , de acordo com o padrão JEDEC)
• suporte de nivelamento de leitura e gravação DDR3/DDR4
• dados proprietários e controle o processo de otimização do padrão do olho para melhorar a integridade do sinal
• suporte para espelhamento de endereço DDR3
• SUPORTA DDR3/DDR4 BL8
• suporta os modos 2T e 3T para permitir alta frequência funcionamento mesmo sob uma configuração de carga pesada
• suporta a intercalação de bancos SDRAM
• 8/16 páginas abertas por classificação (DDR3 e DDR4, respectivamente)
• até uma sequência de 128 bytes por memória única
• suporta dispositivos de memória x8 e x16
• suporta as seguintes funcionalidades DDR4:
- - DDR4 PDA (por DRAM Acessibilidade)
-- leitura de SRA DDR4
-- tempos de banco diferentes de DDR4
- - suporta diferentes mapeamento de PIN para otimização de DDR3/DDR4 de roteamento de placa
Portas Gigabit Ethernet (GbE)
• 88F6810
-- 2 portas GbE (0 e 1)
-- INTERFACE SGMII/ RGMII/ MII
• 88F6820/88F6828
-- 3 portas GbE (0-2)
-- SGMII/ QSGMII/ RGMII/ MII
• 88F6811/88F6821/88F6W21
-- 2 portas GbE (0 e 1)
-- INTERFACE SGMII/ RGMII/ MII
• SGMII suporta 10/100/1000/2500 Mbps
• velocidade de recepção e transmissão de pacotes curtos em fio inteiro
• suporte para IEEE 1588v2 (PTP)
• filtragem DA
• prioridade estrita/arbitragem WRR entre 8 filas de transmissão com taxa limitação
• por fila de saída taxa de modelagem
• suporte para enfileiramento baseado na etiqueta DSA Marvell
• suporte para quadros jumbo (até 10K) tanto na recepção como na transmissão
• aceleração da soma de verificação TCP/IP
• suporte para IEEE 802.3az (Energy-Efficient-Ethernet)
• suporte para Wake-on-laN
Gestão da memória intermédia de hardware
• 4 pools de tampão independentes
• até 64 KB de elementos por pool
• motores DMA dedicados para leitura antecipada ou write-back de/para externo memória
Interface PCI Express (PCIe)
• 88F6810/88F6811/88F6821 - suporta 3 portas x1 faixas
• 88F6W21 - suporta 2 portas x1 faixas
• 88F6820/88F6828 - suporta 1 porta x4 pistas e 2 portas adicionais 1 faixa ou até 4 portas x1 faixa
• PCIe Gen 1.1 a 2.5 Gbps/ Gen 2.0 A 5 Gbps de sinalização
• suporta os modos complexo raiz e Endpoint
• suporte de inversão/inversão de polaridade da faixa
• tamanho máximo da carga útil de 128 bytes
• Canal Virtual único (VC-0)
• suporte de buffer de reprodução
• espaço de configuração PCIe estendido
• Gerenciamento de energia: Suporte a estado de energia ativo da L0s e L1 ASPM; suporte a software L1 e L2
• suporte a mensagens de erro
• recursos específicos do PCIe Master:
- -Host para PCIe bridge - converte ciclos de CPU para a memória PCIe ou ciclos de configuração
- - suporta sequências DMA entre a memória e PCIe
- - suporta até 4 transações de leitura pendentes
-- solicitação de leitura máxima de até 128 bytes
• recursos específicos do destino PCIe:
- - suporta a recepção de até 8 pedidos de leitura
-- pedido máximo de leitura de até 4 KB
- - suporta o acesso PCIe ao espaço interno e externo do dispositivo
Faixas SERDES integradas de alta velocidade
• 88F6810 - integra 5 PHYs SERDES de alta velocidade e baixa potência, baseados na comprovada tecnologia Marvell SERDES
• 88F6811/88F6821/88F6W21 - integra 4 PHYs SERDES de alta velocidade e baixa potência , baseados na comprovada tecnologia Marvell SERDES
• 88F6820/88F6828 - integra 6 PHYs SERDES de alta velocidade e baixa potência, baseados na comprovada tecnologia Marvell SERDES
• diversas opções de multiplexação das interfaces PCIe, SATA 3.0, SGMII, QSGMII e USB 3.0
Controladores USB
• portas USB 88F6810/88F6820/88F6828-3 configuráveis a partir dos 4 controladores USB:
- - 2 portas compatíveis com o host USB 3.0/2.0 com PHYs integrados
- - 1 porta compatível com dispositivo USB 3.0 com PHYs integrados
- -1 porta compatível com host USB 2.0 ou dispositivo com PHY integrado
• portas 88F6811/88F6821-2 USB configuráveis a partir das 3 controladoras USB a seguir:
- - 2 portas compatíveis com o host USB 3.0/2.0 com PHYs integrados
-- 88F6811/88F6821-1 porta compatível com dispositivo USB 3.0 com PHYs integrados
• como um host:
-- compatível com a Xtensible Host Controller Interface (xHCI)
- - suporta conexão direta a todos os tipos de dispositivos (SS, HS, FS, LS)
- - suporta até 64/16 endpoints independentes (USB 3.0/USB 2.0, respectivamente)
• como dispositivo:
- - conecta-se a todos os tipos de host (SS, HS, FS) e hubs
- - suporta até 16/4 endpoints independentes (USB 3.0/USB 2.0, respectivamente)
• suporta transferências de dados de controle, interrupção, volume e isócrono
• estados de gerenciamento de energia USB:
- -U0 (Ativo), U1 (ocioso), U2 (ocioso profundo) e U3 (suspenso) para USB 3.0
- - suspender e retomar para USB 2.0
2 portas SATA 3.0 Marvell de 6 Gbps (Gen 3x)
• 88F6810/88F6820-2 portas SATA 3.0 totalmente compatíveis
• portas 88F6828-4 SATA 3.0 totalmente compatíveis
• portas 88F6811/88F6821-2 SATA 3.0 totalmente compatíveis
• porta SATA 3.0 totalmente compatível com 88F6W21-1
• suporta velocidades de comunicação de 6.0 Gbps, 3.0 Gbps e 1.5 Gbps
• suporta Gen 1x, Gen 2x, Gen 3
• suporta níveis de sinal programáveis do transmissor
• suporta NCQ (Native Command Queuing) e DMA de primeira parte (FPDAM) com até 32 comandos pendentes por porta
• suporta AHCI 1.0 e interfaces de programação IDE
• suporta multiplicador de portas (PM) - executa comutação baseada em FIS conforme definido no Definição PM do grupo de trabalho SATA
• Selector de portas (PS) - emite a sequência OOB (fora de banda) baseada em protocolo para selecione a porta do host ativa
• suporta SATA externo (eSATA)
• suporta Estados de gerenciamento de energia parcial e Slumber
• coalescência de interrupção avançada
• Diagnóstico avançado da unidade através do COMANDO ATA SMART
2 motores criptográficos
• implementação de hardware em mecanismos de criptografia/decodificação e autenticação para aumentar Segurança IP (IPsec) e criptografia/descriptografia de arquivos
• DMA dedicado para alimentar o mecanismo de hardware com dados A partir da memória SRAM interna ou da memória DDR
• implementa algoritmos de criptografia AES, DES e 3DES
• implementa algoritmos de autenticação SHA2, SHA1 e MD5
4 motores DMA XOR
• RAID5 P (PARIDADE XOR) gere e repare até 8 blocos de fonte
• RAID6 P e Q geram e reparam até 8 blocos de fonte
• aceleração de cópia de memória (DMA)
• cálculo iSCSI CRC-32
• função de inicialização da memória
Controlador TDM
• suporta 2 canais VoIP independentes
• Interface genérica para SLIC/ SLAC/ DAA padrão / dispositivos codec
• compatível com os formatos de auto-estrada PCM padrão
• suporta várias taxas de clock de bit (256 kHz a 8.192 MHz, em incrementos de potências de 2)
Interfaces de entrada/saída I2S e saída de áudio S/PDIF
• taxas de amostragem de: 44.1, 48 e 96 kHz
• em conformidade com as especificações IEC 60958-1, 60958-3 e 61937
• suporta formatos simples I2S, justificados à direita e justificados à esquerda
Controlador de barramento do dispositivo
• barramento de dados/endereço multiplexado de 8/16 bits
• suporta diferentes tipos de dispositivos de memória padrão, como FLASH E ROM
• até 5 chips são selecionados com temporização programável
CONTROLADOR FLASH NAND
• suporte nativo para NAND Flash com até:
-- 8 KB tamanho da página
-- ECC de 16 bits por página
• 4 chip seleciona com temporização programável e externo opcional controlo do estado de espera
2 portas SPI
• Interface SPI de 1 bit para fins gerais
• a porta SPI tem até 4 chips selecionados
Interface de host SD/SDIO/MMC/eMMC
3.0 SDmem de 1 bit/4 bits, SDIO •
• MMC 4.4 de 1 bit/4 bits/8 bits para eMMC
• SDR-50: Até 100 MHz
• HS-DDR: Até 50 MHz
• gerar/verificar CRC de hardware em todas as transações de comando e dados no autocarro de cartão
2 interfaces UART
Compatível com UART • 16750
• cada porta tem:
- - 2 pinos para operações de transmissão e recepção
-- 2 pinos para funções de controle do modem
Gestão avançada de energia
• estados de gerenciamento de energia da CPU:
-- ralenti profundo (desativação da CPU)
- -ocioso (sincronização do relógio da CPU)
- - acelerador (CPU velocidade reduzida)
- -Run (velocidade total da CPU)
• Standby com alarme de Relógio em tempo Real (RTC) ou externo opções de despertar
• Wake-on-laN (WOL) com recepção de pacotes sem perdas
• modos de auto-atualização e desativação de SDRAM
• controlo seleccionável do relógio de diferentes interfaces
• encerramento de PCIe, SGMII, USB e SATA SERDES
• Ethernet com eficiência energética (EEE)
• várias opções de despertar
2 interfaces I2C
• portas principais/secundárias I2C de uso geral
• suporte de inicialização serial EEPROM
Relógio em tempo real
• ativação externa do sistema
• bateria de reserva
BootROM integrado
• Inicialização a partir do Flash (SPI, paralelo OU NAND paralelo, NAND serial (SPI-NAND) e SDIO/ MMC/ eMMC)
• Inicialize a partir de PCIe ou SATA
• fluxo de inicialização seguro
2 controlador de baixa gota integrado (LDO)
• controlador LDO integrado para transístores positivos-negativos-positivos externos (PNP)
• tensões de saída programáveis de 1.8/2,5 V com resolução de 50 mV.
Pinos multiusos (MPP)
• 88F6810/88F6820/88F6828 - pinos MPP 60 dedicados a funções periféricas e Gerais E/S (GPIO) DE PROPÓSITO
• 88F6811/88F6W21/88F6821-48 pinos MPP dedicados a funções periféricas e Gerais E/S (GPIO) DE PROPÓSITO
• cada pino configurável de forma independente
• entradas GPIO configuráveis para registar interrupções de dispositivos externos e gerar interrupções maskable
• saídas GPIO configuráveis para controlo PWM do LED ou funcionamento da ventoinha
Geração de Relógio
• geração interna de clock de CPU, clock de núcleo, clock de SDRAM, relógio RGMII/MII, relógio SERDES, Relógio TDM, relógio de áudio e relógio de referência externo a partir de um único relógio de referência de 25 MHz
• suporta geração interna de clocking de espectro de espalhamento no Subsistema da CPU e interface SDRAM
Interrupções
Controlador de interrupção genérico (GIC) compatível COM ARM, versão 1
Sensor térmico
Sensor térmico de matriz com interrupção por sobreaquecimento
Temporizadores/contadores e temporizadores de Watchdog
Temporizadores/contadores programáveis integrados de 32/64 bits e temporizadores watchdog
Pacote
Conjunto 88F6810/88F6820/88F6828-TFBGA de 17x17 mm, espaçamento de esfera de 0.8 mm
Conjunto 88F6811/88F6821/88F6W21-TFBGA de 14x14 mm, espaçamento de esfera de 0.65 mm
A Marvell Technology, Inc. É uma empresa americana, sediada em Santa Clara, Califórnia, que desenvolve e produz semicondutores e tecnologia relacionada. Fundada em 1995, a empresa tinha mais de 6,000 funcionários em 2021, com mais de 10,000 patentes em todo o mundo, e uma receita anual de 4.5 mil milhões de dólares para 2021. 
Complaint
