MT41K256M16TW-107 IT:P микросхема DRAM DDR3L SDRAM 4 Гбит 256 Mx16 1,35 в IC

Описание

MT41K256M16TW-107 IT:P : SDRAM - DDR3L-IC-карта памяти 4 Гбит/с параллельный 933 МГц 20 НС 96-FBGA (8x14)

MFR. НОМЕР ДЕТАЛИ: MT41K256M16TW-107 IT:P.

MFR.: МИКРОН

Техническое описание:  (отправьте нам сообщение по электронной почте или свяжитесь с нами для получения файла PDF)

Состояние ROHS:  

Качество: 100% Оригинал

Гарантия: ОДИН ГОД
 

Для обеспечения высокоскоростной работы DDR3 SDRAM использует архитектуру с удвоенной скоростью передачи данных. Архитектура с удвоенной скоростью передачи данных представляет собой архитектуру с возможностью предварительной выборки 8n и интерфейсом, предназначенным для передачи двух слов данных за тактовый цикл на контакты ввода-вывода. Операция однократного чтения или записи для DDR3 SDRAM эффективно состоит из одной четырехтактной передачи данных шириной 8 н на внутреннем ядре DRAM и восьми соответствующих n-битных передач данных на контактах ввода/вывода. Дифференциальный строб данных (DQS, DQS#) передается извне вместе с данными для использования в захвате данных на входной приемник DDR3 SDRAM. DQS выровнена по центру с данными для записи. Считанные данные передаются модулем памяти DDR3 SDRAM и выравниваются по границе с строками данных. Память DDR3 SDRAM работает от дифференциального тактового генератора (CKandCK#). Переход на НИЗК. Уровень CKgoingHIGH и CK# называется положительным краем CK. Сигналы управления, управления и адреса регистрируются на каждом положительном конце КК. Входные данные регистрируются на первом восходом крае DQS после ПРЕАМБУЛЫ ЗАПИСИ, а выходные данные ссылаются на первом восходом крае DQS после ПРЕАМБУЛЫ ЧТЕНИЯ. Доступ для чтения и записи к памяти DDR3 SDRAM ориентирован на увеличение производительности. Открывает доступ к началу в выбранном месте и продолжает работу в запрограммированном количестве местоположений в запрограммированной последовательности. Доступ начинается с регистрации команды АКТИВАЦИИ, после которой следует команда ЧТЕНИЯ или ЗАПИСИ. Биты адреса, зарегистрированные совместно с командой ACTIVATE, используются для выбора банка и строки, к которым будет осуществляться доступ. Биты адресов, зарегистрированные в соответствии с командами ЧТЕНИЯ или ЗАПИСИ, используются для выбора банка и начального расположения столбца для пакетного доступа. Устройство использует чтение и ЗАПИСЬ BL8 и BC4. Функция автоматической предварительной зарядки может быть включена для обеспечения автоматической предварительной зарядки ряда, которая запускается в конце доступа к серии. Как и в случае с обычной DDR SDRAM, конвейерная многобанковская архитектура DDR3 SDRAM позволяет работать одновременно, обеспечивая высокую пропускную способность за счет скрытия времени предварительной зарядки и активации ряда. Предусмотрен режим автоматического обновления, а также режим энергосбережения и отключения питания.

Зачем выбирать нас

• Находится в Шэньчжэне, центре электронного рынка Китая.
• 100% гарантия качества компонентов: Подлинный оригинал.
• Достаточный запас по срочным требованиям.
• Опытные коллеги помогут вам решить проблемы, чтобы снизить риск с производством по требованию
• Более быстрая поставка: В наличии компоненты могут быть отгружались в тот же день .
• Обслуживание через 24 часов  

Примечание.

1. Изображения продуктов приведены только для справки.
2. Вы можете связаться с продавкой, чтобы подать заявку на лучшую цену.
3.  Для получения дополнительных продуктов обратитесь в отдел продаж.